Однобитный полиморфный процессор
17,872
35
|
Gregos ( Слушатель ) |
| 03 авг 2010 13:58:36 |
Тред №243532
новая дискуссия Дискуссия 306
1. Объясните что такое полиморфный 1битный проц ? что там полиморфить?
2. Создание проца который работает с 1битными данными. на ПЛИСе займёт очень мало места.
3. Нужно более внятное объяснение что хочется получить.
Толи проц, толи память к которой прикручены средства вычисления. Если 2е не взлетит однозначно, из-за дикой сложности интерконнекта либо надо надо иметь внешний девайс который этим занимается и получаем систему не особо отличающуюся от классической.
Если 1битный проц то тут надо понять класс его задач. 1е что приходит в голову это упрощение разработки управляющей части в ПЛИС. Но не надо ждать от него чего-то революционного.
Поставьте задачу конкретней
UPD: Почитайте Лема "Сумма технологии" там про эти сети писалось. Если надо решать эту задачу, то начать с разработки проца принципиально не верное решение.
2. Создание проца который работает с 1битными данными. на ПЛИСе займёт очень мало места.
3. Нужно более внятное объяснение что хочется получить.
Толи проц, толи память к которой прикручены средства вычисления. Если 2е не взлетит однозначно, из-за дикой сложности интерконнекта либо надо надо иметь внешний девайс который этим занимается и получаем систему не особо отличающуюся от классической.
Если 1битный проц то тут надо понять класс его задач. 1е что приходит в голову это упрощение разработки управляющей части в ПЛИС. Но не надо ждать от него чего-то революционного.
Поставьте задачу конкретней
UPD: Почитайте Лема "Сумма технологии" там про эти сети писалось. Если надо решать эту задачу, то начать с разработки проца принципиально не верное решение.
Отредактировано: Gregos - 03 авг 2010 14:03:55
ОТВЕТЫ (10)
|
Мимохожий ( Слушатель ) |
| 03 авг 2010 14:38:55 |
Ну, не знаю, как насчёт 16 бит, но для некоторого класса задач (не бум уточнять) я бы очень не отказался получить некий аналог серии 1815 (если кто помнит - то это чертовски удобный I2C 20/32-битный целочисленный Фурье-комплект с последовательными шинами и уравновешенной троичной системой счисленияЦитата: Gregos от 03.08.2010 13:58:36
), но с возможностью оперативно прописать в тот же кристалл вместо "бабочки" БПФ ну, скажем, какой-нить конвольвер...589РА04 (в девичестве - Intel 3104), Не что иное, как ассоциативное ЗУ, серийно выпускавшееся аж с замшело-лохматого 1964 (!!!) года...Цитата: Gregos от 03.08.2010 13:58:36
"Не судите опрометчиво" (ц)...
|
|
PublicJoke ( Слушатель ) |
| 03 авг 2010 15:37:14 |
Цитата: Мимохожий от 03.08.2010 14:38:55
Дался Вам этот БПФ... А не хотите параллельно считать N свёрток ДПФ? Побыстрее выйдет. Правда, придётся размножать таблицу синуса, ну да по нынешним временам это не проблема.
|
|
IL ( Слушатель ) |
| 03 авг 2010 21:54:54 |
Цитата: Мимохожий от 03.08.2010 14:38:55
http://www.xilinx.co…er/FFT.htm
Там вам и бабочки и стрекоза :) и денег лишних не просят.
|
|
Мимохожий ( Слушатель ) |
| 04 авг 2010 01:47:31 |
БПФ - вижу (впрочем, её чичаз только ленивый не реализовал), а вот возможности подгрузить на тот де кристалл конвольвер или квадратурный коррелятор - увы, не вижу...Цитата: IL от 03.08.2010 21:54:54
А ведь речь-то идёт именно об этом (о динамическом изменении дисциплины обработки входного сигнала).
|
|
IL ( Слушатель ) |
| 04 авг 2010 13:55:12 |
Цитата: Мимохожий от 04.08.2010 01:47:31
Корреляцию вроде можно через БПФ - ОБПФ делать, возможно будет даже быстрее.
Вообще проблема когда надо на то же место оперативно другой блок загрузить, решается через частичную реконфигурацию. Видел такое решение для телекома, там протокол связи на ходу перестраивают. Имеет смысл только если надо место съэкономить. Скачайте если интересно:
http://www.xilinx.co…_FPGAs.pdf
|
|
Мимохожий ( Слушатель ) |
| 04 авг 2010 16:00:13 |
Так в том-то и дело что "вроде" и "теоретически" ...Цитата: IL от 04.08.2010 13:55:12
Посчитайте так, ну , к примеру, автокорреляцию ШПС с одним и тем же порождающим полиномом, но... с различным начальным вектором (кстати, абсолютно стандартная для CDMA каналов задача, собсно и давшая имя этому способу разделения потоков данных ). Будете приятно удивлены...Собсно, именно об этом я и говорю...Цитата: IL от 04.08.2010 13:55:12
Ессно, только если исключить xilinx'овское хвастовоство насчёт "industry’s only dynamically reconfigurable programmable logic solution" (потому как отымеловсике чипы, обладающие сим полезным свойством я лично юзаю уже как бы не с десяток лет ...
).
|
|
IL ( Слушатель ) |
| 04 авг 2010 17:57:34 |
Цитата: Мимохожий от 04.08.2010 16:00:13
Я хоть и радист по образованию, но реального опыта тут нет. Вы про специализированные вещи говорите,
http://www.xilinx.co…TCCDEC.htm
типа этого? Скорее всего уже есть то, что вам нужно у Xilinx или ещё кого, но наверняка за отдельную плату.
Ну Xilinx-у только Altera конкурент в его нише, остальные так мелочь, 10 - 20% рынка FPGA.Цитата: Мимохожий от 04.08.2010 16:00:13
|
|
opupendr ( Слушатель ) |
| 06 авг 2010 14:18:42 |
Цитата: IL от 04.08.2010 17:57:34
Ну почему-же Атмел тоже вроде неплох. Я бы его в первую тройку точно поставил.
Собстно к теме топика, простите если я чего не понял ??? . Видимо есть некий однобитовый поток (ну например с сигмадельта АЦП) и его надо обработать. Очевидно что параллельно этому потоку надо создать поток инструкций что делать с каждым текущим битом. И что то мне подсказывает что одним битом тут не отделаешься. :)
|
|
PublicJoke ( Слушатель ) |
| 06 авг 2010 18:38:05 |
Цитата: opupendr от 06.08.2010 14:18:42
Лично мне дело представляется так: инструментом объединения АЛУ и памяти могут служить ячейки памяти с приданными им логическими схемами (например, 4NAND). Поскольку интерфейсы тоже все однобитные, то типовой вычислительной схемой, на мой взгляд, будет связывание ячеек в сдвиговые регистры с обратными связями. Естественно, что нужно как-то коммутировать входы-выходы ячеек, а также обратные связи и источники тактирования. Т.е. на одну ячейку рабочей памяти будет приходиться, грубо говоря, десяток конфигурационных.
Предполагается, что массивы ячеек будут организованы примерно также, как это делается в FPGA: прямоугольные блоки ячеек разделены шинами, в узлах которых стоят межблочные коммуникаторы (внутри каждого прямоугольника -- внутриблочный коммутатор). Передавать состояния можно только тогда, когда они изменяются.
Для распределения ячеек необходимо как-то учитывать их текущий статус: занято-свободно (точнее, достаточно возвращать количество). Этим также может заниматься внутриблочный коммутатор. Отдельная тема -- начальная загрузка системы. Сюда же относится задача сборки мусора.
Следующий момент -- адресация ячеек памяти с точки зрения программиста. Вот она, на мой взгляд, не нужна. Адресовывать нужно только внешние интерфейсы.
В общем, продолжаю обозначать пунктиром.
|
|
PublicJoke ( Слушатель ) |
| 03 авг 2010 15:35:00 |
Цитата: Gregos от 03.08.2010 13:58:36
Алгоритмы вычислений, естественно. В этом смысле это обычная ПЛИС.
Цитата: Gregos от 03.08.2010 13:58:36
В принципе, он легко может сожрать любую ПЛИС, поскольку контекстов исполнения ("ядер", так сказать) может быть произвольное количество одновременно.
Цитата: Gregos от 03.08.2010 13:58:36
Насчёт дикой сложности межсоединений -- в точку, сам никак не могу придумать удовлетворяющего меня решения, почему, собственно, и завёл ветку (авось люди что интересное подскажут). В качестве варианта можно посмотреть уже упоминавшийся выше QuickSilver, там процессор организован фрактально.
Что касается микса памяти и АЛУ -- так это же просто мечта! Не нужно перепихивать данные между регистрами ядра и памятью, что, как известно, до сих пор является узким местом классических архитектур.
Цитата: Gregos от 03.08.2010 13:58:36
Постараюсь вечером выложить некое доказательство, если найду его, конечно.