Однобитный полиморфный процессор

Цитата: Бабушка (приехала) от 02.08.2010 23:07:06
мда...
редкий однобитный мудак
нетактируемый

Эх, не успел я... Дело в том, что Ваше мнение обо мне для меня не редкость. Но вот никто не хочет его разворачивать более подробно. Может быть, хотя бы Вы? Вдруг я что-нибудь о себе пойму?

Цитата: Мимохожий от 02.08.2010 23:07:06
А вот на личности переходить не стоило...
Сутки.

С сожалением,
Мимохожий

Мимохожий, не могли бы Вы снять бан? Я понимаю, нарушение правил, но в данном случае оно не принесло вреда.

Цитата: PublicJoke от 02.08.2010 23:55:19
Это как раз тоже хотелось бы обсудить. Нет ли на экспериментальных стадиях какой-либо альтернативы кремнию, желательно жидкой?

Ну это по моему фантастика пока ещё. Может и доживём до массовой некремниевой электроники, хотя полагаю на мой век работы и с кремнием хватит...  :)

1. Объясните что такое полиморфный 1битный проц ? что там полиморфить?
2. Создание проца который работает с 1битными данными. на ПЛИСе займёт очень мало места.
3. Нужно более внятное объяснение что хочется получить.
Толи проц, толи память к которой прикручены средства вычисления. Если 2е не взлетит однозначно, из-за дикой сложности интерконнекта либо надо надо иметь внешний девайс который этим занимается и получаем систему не особо отличающуюся от классической.
Если 1битный проц то тут надо понять класс его задач. 1е что приходит в голову это упрощение разработки управляющей части в ПЛИС. Но не надо ждать от него чего-то революционного.

Поставьте задачу конкретней

UPD: Почитайте Лема "Сумма технологии" там про эти сети писалось. Если надо решать эту задачу, то начать с разработки проца принципиально не верное решение.

Цитата: Gregos от 03.08.2010 13:58:36
1. Объясните что такое полиморфный 1битный проц ? что там полиморфить?

Ну, не знаю, как насчёт 16 бит, но для некоторого класса задач (не бум уточнять) я бы очень не отказался получить некий аналог серии 1815 (если кто помнит - то это чертовски удобный I²C 20/32-битный целочисленный Фурье-комплект с последовательными шинами и уравновешенной троичной системой счисления ), но с возможностью оперативно прописать в тот же кристалл вместо "бабочки" БПФ ну, скажем, какой-нить конвольвер...

Цитата: Gregos от 03.08.2010 13:58:36Толи проц, толи память к которой прикручены средства вычисления. Если 2е не взлетит однозначно, из-за дикой сложности интерконнекта

589РА04 (в девичестве - Intel 3104), Не что иное, как ассоциативное ЗУ, серийно выпускавшееся аж с замшело-лохматого 1964 (!!!) года...
"Не судите опрометчиво" (ц)...

Цитата: Gregos от 03.08.2010 13:58:36
1. Объясните что такое полиморфный 1битный проц ? что там полиморфить?

Алгоритмы вычислений, естественно. В этом смысле это обычная ПЛИС.

Цитата: Gregos от 03.08.2010 13:58:36
2. Создание проца который работает с 1битными данными. на ПЛИСе займёт очень мало места.

В принципе, он легко может сожрать любую ПЛИС, поскольку контекстов исполнения ("ядер", так сказать) может быть произвольное количество одновременно.

Цитата: Gregos от 03.08.2010 13:58:36
3. Нужно более внятное объяснение что хочется получить.
Толи проц, толи память к которой прикручены средства вычисления. Если 2е не взлетит однозначно, из-за дикой сложности интерконнекта либо надо надо иметь внешний девайс который этим занимается и получаем систему не особо отличающуюся от классической.
Если 1битный проц то тут надо понять класс его задач. 1е что приходит в голову это упрощение разработки управляющей части в ПЛИС. Но не надо ждать от него чего-то революционного.

Насчёт дикой сложности межсоединений -- в точку, сам никак не могу придумать удовлетворяющего меня решения, почему, собственно, и завёл ветку (авось люди что интересное подскажут). В качестве варианта можно посмотреть уже упоминавшийся выше QuickSilver, там процессор организован фрактально.

Что касается микса памяти и АЛУ -- так это же просто мечта! Не нужно перепихивать данные между регистрами ядра и памятью, что, как известно, до сих пор является узким местом классических архитектур.

Цитата: Gregos от 03.08.2010 13:58:36
Поставьте задачу конкретней

Постараюсь вечером выложить некое доказательство, если найду его, конечно.

Цитата: Мимохожий от 03.08.2010 14:38:55
Ну, не знаю, как насчёт 16 бит, но для некоторого класса задач (не бум уточнять) я бы очень не отказался получить некий аналог серии 1815 (если кто помнит - то это чертовски удобный I²C 20/32-битный целочисленный Фурье-комплект с последовательными шинами и уравновешенной троичной системой счисления ), но с возможностью оперативно прописать в тот же кристалл вместо "бабочки" БПФ ну, скажем, какой-нить конвольвер...

Дался Вам этот БПФ... А не хотите параллельно считать N свёрток ДПФ? Побыстрее выйдет. Правда, придётся размножать таблицу синуса, ну да по нынешним временам это не проблема.

Цитата: Мимохожий от 03.08.2010 14:38:55
Ну, не знаю, как насчёт 16 бит, но для некоторого класса задач (не бум уточнять) я бы очень не отказался получить некий аналог серии 1815 (если кто помнит - то это чертовски удобный I²C 20/32-битный целочисленный Фурье-комплект с последовательными шинами и уравновешенной троичной системой счисления ), но с возможностью оперативно прописать в тот же кристалл вместо "бабочки" БПФ ну, скажем, какой-нить конвольвер...

http://www.xilinx.co…er/FFT.htm
Там вам и бабочки и стрекоза  :) и денег лишних не просят.

Цитата: IL от 03.08.2010 21:54:54Там вам и бабочки и стрекоза  :) и денег лишних не просят.

БПФ - вижу (впрочем, её чичаз только ленивый не реализовал), а вот возможности подгрузить на тот де кристалл конвольвер или квадратурный коррелятор - увы, не вижу...

А ведь речь-то идёт именно об этом (о динамическом изменении дисциплины обработки входного сигнала).

С обещанным доказательством вышел облом. Впрочем, отрицательный результат -- тоже результат, если речь идёт об исследовании. Похоже, сдвиговые регистры с классическими (XOR'овыми) обратными связями не образуют полного базиса. Идея была такая: известно, что базис дают NAND или NOR. Ну, инверсию сделать несложно, поэтому достаточно реализовать для последовательно введённых двух аргументов AND или OR для формального доказательства того, что на таком железе можно проводить любые вычисления в рамках булевой алгебры. Так вот, это, видимо, невозможно. В любом бите регистра количество единиц или нулей всегда чётное (если смотреть по всем комбинациям аргументов), от числа и характера обратных связей это не зависит.

Так что функции, реализующие обратные связи, должны иметь в своей таблице по выходу нечётное число нулей-единиц. Соответствнно, возникает вопрос о том, как их выбрать так, чтобы минимизировать расходы на организацию, скажем так, типовых вычислительных схем.

По поводу более чёткой формулировки задачи. Как ни соберусь -- руки что-то не хотят печатать. Тут вот в чём дело: задача, которую я сформулировал сам для себя, видимо, нерешаемая. Стало быть, требует переформулировки. Поэтому я и поступил так: нарисовал контуры в надежде на то, что каждый, кого это зацепило, на автомате будет дорисовывать непонятое им. Если в процессе охота общаться не пропадёт, он начнёт задавать некие вопросы, из которых я, возможно, и смогу извлечь необходимую переформулировку.

Цитата: Мимохожий от 04.08.2010 01:47:31
БПФ - вижу (впрочем, её чичаз только ленивый не реализовал), а вот возможности подгрузить на тот де кристалл конвольвер или квадратурный коррелятор - увы, не вижу...

А ведь речь-то идёт именно об этом (о динамическом изменении дисциплины обработки входного сигнала).

Корреляцию вроде можно через БПФ - ОБПФ делать, возможно будет даже быстрее.
Вообще проблема когда надо на то же место оперативно другой блок загрузить, решается через частичную реконфигурацию. Видел такое решение для телекома, там протокол связи на ходу перестраивают. Имеет смысл только если надо место съэкономить. Скачайте если интересно:
http://www.xilinx.co…_FPGAs.pdf

Цитата: IL от 04.08.2010 13:55:12Корреляцию вроде можно через БПФ - ОБПФ делать, возможно будет даже быстрее.

Так в том-то и дело что "вроде" и "теоретически" ... Посчитайте так, ну , к примеру, автокорреляцию ШПС с одним и тем же порождающим полиномом, но... с различным начальным вектором (кстати, абсолютно стандартная для CDMA каналов задача, собсно и давшая имя этому способу разделения потоков данных ). Будете приятно удивлены...

Цитата: IL от 04.08.2010 13:55:12Вообще проблема когда надо на то же место оперативно другой блок загрузить, решается через частичную реконфигурацию. Видел такое решение для телекома, там протокол связи на ходу перестраивают. Имеет смысл только если надо место съэкономить. Скачайте если интересно:
http://www.xilinx.co…_FPGAs.pdf

Собсно, именно об этом я и говорю...
Ессно, только если исключить xilinx'овское хвастовоство насчёт "industry’s only dynamically reconfigurable programmable logic solution" (потому как отымеловсике чипы, обладающие сим полезным свойством я лично юзаю уже как бы не с десяток лет ... ).

Цитата: Мимохожий от 04.08.2010 16:00:13
Так в том-то и дело что "вроде" и "теоретически" ... Посчитайте так, ну , к примеру, автокорреляцию ШПС с одним и тем же порождающим полиномом, но... с различным начальным вектором (кстати, абсолютно стандартная для CDMA каналов задача, собсно и давшая имя этому способу разделения потоков данных ). Будете приятно удивлены...

Я хоть и радист по образованию, но реального опыта тут нет. Вы про специализированные вещи говорите,
http://www.xilinx.co…TCCDEC.htm
типа этого? Скорее всего уже есть то, что вам нужно у Xilinx или ещё кого, но наверняка за отдельную плату.

Цитата: Мимохожий от 04.08.2010 16:00:13
Собсно, именно об этом я и говорю...
Ессно, только если исключить xilinx'овское хвастовоство насчёт "industry’s only dynamically reconfigurable programmable logic solution" (потому как отымеловсике чипы, обладающие сим полезным свойством я лично юзаю уже как бы не с десяток лет ... ).

Ну Xilinx-у только Altera конкурент в его нише, остальные так мелочь, 10 - 20% рынка FPGA.

Цитата: IL от 04.08.2010 17:57:34
.....
Ну Xilinx-у только Altera конкурент в его нише, остальные так мелочь, 10 - 20% рынка FPGA.

Ну почему-же Атмел тоже вроде неплох. Я бы его в первую тройку точно поставил.

Собстно к  теме топика, простите если я чего не понял  ??? . Видимо есть некий однобитовый поток (ну например с сигмадельта АЦП) и его надо обработать. Очевидно что параллельно этому  потоку надо создать поток инструкций что делать с каждым текущим битом. И что то мне подсказывает что одним битом тут не отделаешься.  :)

Цитата: opupendr от 06.08.2010 14:18:42
Собстно к  теме топика, простите если я чего не понял  ??? . Видимо есть некий однобитовый поток (ну например с сигмадельта АЦП) и его надо обработать. Очевидно что параллельно этому  потоку надо создать поток инструкций что делать с каждым текущим битом. И что то мне подсказывает что одним битом тут не отделаешься.  :)

Лично мне дело представляется так: инструментом объединения АЛУ и памяти могут служить ячейки памяти с приданными им логическими схемами (например, 4NAND). Поскольку интерфейсы тоже все однобитные, то типовой вычислительной схемой, на мой взгляд, будет связывание ячеек в сдвиговые регистры с обратными связями. Естественно, что нужно как-то коммутировать входы-выходы ячеек, а также обратные связи и источники тактирования. Т.е. на одну ячейку рабочей памяти будет приходиться, грубо говоря, десяток конфигурационных.

Предполагается, что массивы ячеек будут организованы примерно также, как это делается в FPGA: прямоугольные блоки ячеек разделены шинами, в узлах которых стоят межблочные коммуникаторы (внутри каждого прямоугольника -- внутриблочный коммутатор). Передавать состояния можно только тогда, когда они изменяются.

Для распределения ячеек необходимо как-то учитывать их текущий статус: занято-свободно (точнее, достаточно возвращать количество). Этим также может заниматься внутриблочный коммутатор. Отдельная тема -- начальная загрузка системы. Сюда же относится задача сборки мусора.

Следующий момент -- адресация ячеек памяти с точки зрения программиста. Вот она, на мой взгляд, не нужна. Адресовывать нужно только внешние интерфейсы.

В общем, продолжаю обозначать пунктиром.