Цитата: PublicJoke от 31.07.2010 18:37:46Вообще-то то, что Вы описали - подозрительно машет на FPGA (field programmable gate array), типа вот этого: http://atmel.com/dyn…rt_id=2061
Собственно, субж. Без фиксированного АЛУ (и без жёсткого разделения на АЛУ и память), с однобитными интерфейсами, специально заточенный для использования функциональных языков. Вроде бы, это ПЛИС?
Цитата: Мимохожий от 31.07.2010 22:01:03
Вообще-то то, что Вы описали - подозрительно машет на FPGA (field programmable gate array), типа вот этого: http://atmel.com/dyn…rt_id=2061
Цитата: PublicJoke от 31.07.2010 23:15:23Ну, ПЛИС и есть FPGA (если не вдаваться в терминологические нюансы).А если вдаться, но не в терминологические нюансы, а в структуру кристалла, то между классической ПЛИС (PAL/GAL/CPLD) и FPGA - разница примерно та же, что между канализацией и каналом... Если "классика" заточена под прошивку ДНФ (причём - как правило, однократную), то FPGA - "море ячеек", которые мы можем коммутировать во столько слоёв, во сколько посчитаем нужным (и тактировать так, как посчитаем нужным, например, у AT40K тактирование восьмифазное), что явно ближе к методикам работы с БМК. А реконфигурация кристалла - может быть вообще динамической (например, если в какой-то момент мне вместо аппаратного конвольвера понадобилась "бабочка" БПФ - я её просто подгружаю (кстати, при желании - даже не стирая внутреннюю память кристалла) - и дело с концом... Т.е., в отличии от "классики", структура процессора может меняться динамически, например в процессе адаптации ко входным данным...
Цитата: Мимохожий от 01.08.2010 00:36:13
А если вдаться, но не в терминологические нюансы, а в структуру кристалла, то между классической ПЛИС (PAL/GAL/CPLD) и FPGA - разница примерно та же, что между канализацией и каналом... Если "классика" заточена под прошивку ДНФ (причём - как правило, однократную), то FPGA - "море ячеек", которые мы можем коммутировать во столько слоёв, во сколько посчитаем нужным (и тактировать так, как посчитаем нужным, например, у AT40K тактирование восьмифазное), что явно ближе к методикам работы с БМК. А реконфигурация кристалла - может быть вообще динамической (например, если в какой-то момент мне вместо аппаратного конвольвера понадобилась "бабочка" БПФ - я её просто подгружаю (кстати, при желании - даже не стирая внутреннюю память кристалла) - и дело с концом... Т.е., в отличии от "классики", структура процессора может меняться динамически, например в процессе адаптации ко входным данным...
Цитата: PublicJoke от 01.08.2010 10:10:35
Ага, так Вы и есть желающий! Я-то думал, Вы как модер заглянули. Ну что же, поехали.
Во-первых, "море" ячеек -- это, мягко говоря, не так. На "50K Gates" нормального процессора не сделаешь. Но даже у этой мелкой игрушки цены не сказать чтобы очень гуманные. У лидеров (Altera, Xilinx) в этом плане ситуация ничуть не лучше. А всё почему? А всё потому, что существует тот самый базовый затык, о котором я уже упоминал -- накладные расходы на возможность соединения "всех со всеми" просто чудовищные. Как раз это и хотелось бы обсудить.
Второй момент -- если уж делать полностью перестраиваемый процессор, да к тому же спецом под функциональные языки, то хотелось бы получить возможность (по выбору) часть ячеек не тактировать вообще (типа, когда посчитаем, тогда и продолжим, а электроны туда-сюда гонять без толку ни к чему).
Третий момент -- только однобитные интерфейсы. Смешное обоснование -- меня как программиста раздражают вшитые в язык типы. Более серьёзное -- возможность без накладных расходов работать с данными произвольной длины. И самое главное -- бесшовная масштабируемость.
Цитата: Korpus от 01.08.2010 11:07:24
Я не сильно в теме. Но у меня такое впечатление, что Вы хотите построить нейросеть, реализованную аппаратно.
Цитата: PublicJoke от 01.08.2010 11:32:37
Чего её строить, дети практически сами собой родятся. А если серьёзно, то нет, внутри каждой ячейки, по задумке, сидит элемент сдвигового регистра. И межсоединения полностью подконтрольны, в отличие от neural sprouting. Это если Вы о подражании природе. А если о нейровычислениях, то существует, например, Л1879ВМ1.
Цитата: Korpus от 01.08.2010 11:36:04
Т.е. речь идет о быстрой перстраиваемости структуры (программно), я правильно понимаю?
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
чего и какими средствами вы (как программист) хотите достичь:
- создать "свой" функциональный язык (обоснуйте необходимость)
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
- создать свой эффективный(?) компилятор для существующего ф.я. (обоснуйте необходимость)
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
- создать оптимальную вычислительную архитектуру для использования с языками функц. программирования (критерии)
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
- приятно провести время, окунувшись с головой в теоретизирование
- другое
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
какова ваша высокая цель:
- упростить программирование (класс задач?)
- повысить надежность кода (относительно чего?)
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
- оставить след в истории НиТ
- другое
Цитата: Бабушка (приехала) от 01.08.2010 20:28:39
начните издалека, с предыстории
что именно у вас чешется?
Цитата: PublicJoke от 01.08.2010 10:10:35...
Во-первых, "море" ячеек -- это, мягко говоря, не так. На "50K Gates" нормального процессора не сделаешь. Но даже у этой мелкой игрушки цены не сказать чтобы очень гуманные. У лидеров (Altera, Xilinx) в этом плане ситуация ничуть не лучше. ...
Цитата: IL от 02.08.2010 18:09:05
Как уже было сказано - FPGA пожалуй единственная сейчас технология для постройки любого процессора - хоть одно- хоть 133-х битного. За универсальность надо платить. Ситуация однако-ж становится лучше со временем.
Цитата: IL от 02.08.2010 18:09:05
Недавно анонсированная Xilinx 28 nm серия к примеру: даже младшая модель (должно быть не дороже $10 - 15) считалась бы большой и дорогой пару поколений назад.
Цитата: IL от 02.08.2010 18:09:05
С FPGA в некоторых областях (обработка изображений и т.п.) сейчас конкурируют GPGPU(GGPU) - куча (сотни) процессоров (графических и не очень) на одном кристалле.
Цитата: PublicJoke от 02.08.2010 19:30:54
но как она приложима к данной задаче?
Цитата: PublicJoke от 02.08.2010 19:30:54
А зачем за неё платить? Разве что на этапе моделирования...
Я так понял, Вы были на семинаре? Не в курсе, почём обещают старшие Artix'ы (уж явно не по $10)?
Насчёт Fermi я в курсе, но как она приложима к данной задаче?
Цитата: IL от 02.08.2010 21:02:46
-1- Альтернатива (мне известная) FPGA, ASIC - довольно дорогая инвестиция, миллион долларов или сколько сейчас за маску, далеко не для любой партии оправдана. Ну и не реконфигурируемая. Правда мне кажется эта особенность в runtime не слишком широко используется, может быть пока.
Цитата: IL от 02.08.2010 21:02:46
-2- Инсайдом не владею, инфо с их сайта. Я вообще то про младшую модель писал, а она не такая уж чтобы маленькая.
Цитата: IL от 02.08.2010 21:02:46
-3- FYI в общем-то, для общего развития, мало ли кто ещё прочитает. Вообще наверно не профильный форум для таких дел. Я сам только Xilinx занимаюсь.
Цитата: PublicJoke от 02.08.2010 22:14:35
Нет, процессор же планируется полиморфный. Рассматривайте его как узкоспециализированный FPGA.
И я про неё же. Artix -- младшая линейка.
Я думал, что Вы вот об этом.
Цитатане могли бы вы всё-таки ответить на предыдущие мои вопросы?Цитата
Мог бы
Цитата: IL от 02.08.2010 22:48:54
Вы ведь не предполагаете самостоятельно FPGA производить?
Цитата: IL от 02.08.2010 22:48:54
Кроме графических типа nvidia делают люди и "обычные" многопроцессорные чипы. Числом поболе ценой подешевле - ну и попроще, целочисленные. Читал недавно, не помню название. Завтра могу посмотреть на работе.